Overview of Computer Architecture and Compiler Optimization Techniques
Dr.Roy.D.C.Ju,
AMD Fellow, Advanced Micro Devices
時 間：中華民國九十五年十二月二十一日（星期四）
地 點：國立清華大學第二綜合大樓8F國際會議廳
主辦單位：國立清華大學積體電路設計技術研發中心
經濟部學界開發產業技術計畫「前瞻高效能低耗能之雙處理器系統技術研發」
協辦單位：工業技術研究院系統晶片科技中心、台灣SoC推動聯盟、清華大學資訊工程學系、
交通大學電子與資訊研究中心、交通大學電信研究中心
大會主席：國立清華大學
資工系 李政崑教授
Agenda
|
Time |
Session | Topic |
Speaker |
Session Chairman |
| 8:30-9:00 |
Registration | |||
| 9:00-9:10 |
Opening
Address 李政崑教授 | |||
| 9:10-10:30 |
1st session |
1.AMD64 ®Overview of architecture and ISA ®Integer and floating-point pipelines ®Cache and memory subsystem 2.Overview of modern high performance optimizing compilers ®Structure and major components |
Dr. Roy D.C. Ju |
清大資工系
李政崑教授 |
| 10:30-10:50 |
Coffee
Break | |||
| 10:50-12:00 |
2nd session |
1.Key optimization techniques ®Register allocation ®Vectorization for SSE* ®Sign-extension elimination 2.Challenges and opportunities of multi-core programming |
Dr. Roy D.C. Ju |
海大資工系 黃元欣教授 |
| 12:00-14:00 |
Lunch
Break | |||
|
|
| 費用：1.12月15日以前報名及繳費：學生、教師、工研院、SoC聯盟會員500元；其他1,500元。 |
| 2.12月15日以後報名及繳費：學生600元、教師、工研院、SoC聯盟會員700元；其他1,800元。 |
|
（以上費用包含講義、餐盒、茶點） |
| 諮詢專線：(03)5742300、5742311 FAX：(03)5745594 |
| 網路報名：http://pllab.cs.nthu.edu.tw/moeapac/20061221workshop/20061221workshop.htm |
| 名額共130位[12月15日(五)截止網路報名] |
| 繳費方式：報名費請于12月15日報名截止日期之前，以郵局匯票或支票(僅接受即期支票)方式寄達 |
| 【匯票戶名：國立清華大學 支票戶名：國立清華大學】 |
| 地址：30013 新竹市光復路二段101號 清華大學積體電路中心 曾雯姬小姐 收 |
